
Ci522

13.56MHz 非接触式读写器芯片

1 简介

Ci522 是一个高度集成的，工作在 13.56 MHz 的非接触式读写器芯片，阅读器支持 ISO/IEC 14443 A。

1.1 关键特征

- 高度集成的模拟电路，解调和译码响应
- 带缓冲的输出驱动器，使用最少的外围元件与天线连接
- 支持 ISO/IEC 14443 A
- 读写器模式的操作距离取决于天线的尺寸和圈数，典型操作距离为 50 mm，
- 支持 ISO/IEC 14443 A 更高速率通信，最高达 848 kBd
- 支持 SPI 接口，通信速率高达 10 Mbit/s
- 64 字节发送和接收 FIFO 缓冲区
- 灵活的中断模式
- 低功耗硬复位功能
- 软件掉电模式
- 可编程定时器
- 内部振荡器，连接 27.12 MHz 石英晶体
- 2.3 V 至 4 V 供电电压
- CRC 协处理器

1.2 结构框图




图 1-1 Ci522 简化框图

1.3 引脚描述

1.3.1 QFN16 封装




图 1-2 引脚配置图 (QFN16)

表 1-1 引脚描述

| 引脚 | 标志 | 类型 ^[1] | 描述 |
|----|--------|-------------------|--|
| 1 | VDD1 | P | PVDD 电源，引脚电源供电 |
| 2 | NRSTPD | I | 复位和掉电输入 掉电：低电平使能；关闭内部电流，关闭振荡器，断开输入引脚与外部连接 |

| | | | |
|----|-------|---|--|
| | | | 复位：上升沿使能 |
| 3 | VDD2 | P | 悬空 |
| 4 | TX1 | O | 发送器 1 调制的载波信号输出 |
| 5 | VDD3 | P | 发送器电源 TVDD：给发送器 1 和 2 的输出级供电 |
| 6 | TX2 | O | 发送器 2 调制的载波信号输出 |
| 7 | VDD4 | P | 模拟电源 AVDD |
| 8 | VMID | P | 内部参考电压 |
| 9 | RX | I | 射频信号输入 |
| 10 | OSCIN | I | 晶体振荡器的反相放大器的输入；同时也是外部产生的时钟输入 (fclk = 27.12 MHz) |
| 11 | OSCOU | O | 晶体振荡器的反相放大器的输出 |
| 12 | MISO | O | SPI 主机输入，从机输出 |
| 13 | MOSI | I | SPI 主机输出，从机输入 |
| 14 | SCK | I | SPI 串行时钟输入 |
| 15 | NSS | I | SPI 信号输入 |
| 16 | IRQ | O | 中断请求输出：指示一个中断事件 |
| 17 | VSS | G | 芯片地，其为封装底部的金属片 |

引脚类型：I=输入，O=输出，I/O=输入/输出，P=电源，G=地

1.3.2 ESOP16 封装




图 1-3 引脚配置图 (ESOP16)

注：17 脚为 VSS，其为封装底部的金属片

表 1-2 引脚描述

| 引脚 | 标志 | 类型 ^[1] | 描述 |
|----|--------|-------------------|--|
| 1 | MOSI | I | SPI 主机输出，从机输入 |
| 2 | MISO | O | SPI 主机输入，从机输出 |
| 3 | DVDD | P | 数字电源 DVDD |
| 4 | DVSS | G | 接地 |
| 5 | NRSTPD | I | 复位和掉电输入 掉电：低电平使能；关闭内部电流，关闭振荡器，断开输入引脚与外部连接 复位：上升沿使能 |
| 6 | TVSS | G | 接地 |
| 7 | TX1 | O | 发送器 1 调制的载波信号输出 |

| | | | |
|----|--------|---|---|
| 8 | TVDD | P | 发送器电源 TVDD: 给发送器 1 和 2 的输出级供电 |
| 9 | TX2 | O | 发送器 2 调制的载波信号输出 |
| 10 | AVDD | P | 模拟电源 AVDD |
| 11 | VMID | P | 内部参考电压 |
| 12 | RX | I | 射频信号输入 |
| 13 | OSCIN | I | 晶体振荡器的反相放大器的输入; 同时也是外部产生的时钟输入 (fclk = 27.12 MHz) |
| 14 | OSCOUT | O | 晶体振荡器的反相放大器的输出 |
| 15 | NSS | I | SPI 信号输入 |
| 16 | SCK | I | SPI 串行时钟输入 |
| 17 | VSS | G | 芯片地, 其为封装底部的金属片 |

引脚类型: I=输入, O=输出, I/O=输入/输出, P=电源, G=地

1.3.3 QFN20 封装




图 6-3 引脚配置图 (QFN20)

图 1-3 引脚配置图 (QFN20)

表 1-3 引脚描述

| 引脚 | 标志 | 类型 ^[1] | 描述 |
|----|--------|-------------------|--|
| 1 | PVDD | P | PVDD 电源，引脚电源供电 |
| 2 | DVDD | P | 数字电源 |
| 3 | NRSTPD | I | 复位和掉电输入 掉电：低电平使能；关闭内部电流，关闭振荡器，断开输入引脚与外部连接 复位：上升沿使能 |
| 4 | NC | — | — |
| 5 | NC | — | — |
| 6 | NC | — | — |
| 7 | TX1 | O | 发送器 1 调制的载波信号输出 |
| 8 | TVDD | P | 发送器电源 TVDD：给发送器 1 和 2 的输出级供电 |
| 9 | TX2 | O | 发送器 2 调制的载波信号输出 |

| | | | |
|----|--------|---|--|
| 10 | AVDD | P | 模拟电源 AVDD |
| 11 | VMID | P | 内部参考电压 |
| 12 | RXN | I | 射频信号输入 |
| 13 | RXP | I | 射频信号输入 |
| 14 | OSCIN | I | 晶体振荡器的反相放大器的输入；同时也是外部产生的时钟输入 (fclk = 27.12 MHz) |
| 15 | OSCOUT | O | 晶体振荡器的反相放大器的输出 |
| 16 | IRQ | O | 中断请求输出：指示一个中断事件 |
| 17 | NSS | I | SPI 信号输入 |
| 18 | SCK | I | SPI 串行时钟输入 |
| 19 | MOSI | I | SPI 主机输出，从机输入 |
| 20 | MISO | O | SPI 主机输入，从机输出 |
| 21 | VSS | G | 芯片地，其为封装底部的金属片 |

引脚类型：I=输入，O=输出，I/O=输入/输出，P=电源，G=地

2 电气参数

表 2-1 极限参数

| 工作条件 | 最小值 | 最大值 | 单位 |
|------|-----|-----|----|
| 电源电压 | | | |
| VDD | 2.3 | 4.0 | V |
| 温度 | | | |
| 工作温度 | -40 | +85 | °C |

表 2-2 主要参数指标

| 标志 | 参数 | 条件 | | 最小值 | 典型值 | 最大值 | 单位 |
|------------|-----------|--|-----|-----|-----|-----|----|
| AVDD | 模拟供电电压 | AVDD = VDD (PVDD) = VDD (TVDD); VSS = 0 V | (1) | 2.3 | 3.3 | 4.0 | V |
| VDD (PVDD) | PVDD 供电电压 | | | 2.3 | 3.3 | 4.0 | V |
| VDD (TVDD) | TVDD 供电电压 | | | 2.3 | 3.3 | 4.0 | V |
| Ipd | 掉电电流 | AVDD=VDD (PVDD) =VDD(TVDD)= 3.3V | | | | | |
| | | 硬掉电; NRSTPD 引脚置低 | (2) | - | 0.9 | 2.5 | uA |
| | | 软掉电; | (2) | - | 1.5 | 1.5 | uA |
| IPVDD | PVDD 供电电流 | VDD1 引脚; PVDD = 3.3 V | | - | 0.9 | 1.5 | mA |
| IDDA | 模拟供电电流 | VDD4 引脚; VDDA = 3.3 V, CommandReg 寄存器的 RcvOff 位 = 0 | | - | 2.9 | 4 | mA |
| | | VDD4 引脚; 接收器关闭; VDDA = 3.3 V, CommandReg 寄存器的 RcvOff 位 = 1 | | - | 0.8 | 1 | mA |
| IDD (TVDD) | TVDD 供电电流 | VDD3 引脚; TVDD = 3.3 V | (3) | - | 25 | 30 | mA |

1) VDDA, VDD (PVDD) 和 VDD (TVDD) 必须始终保持电压相同。

2) Ipd 是所有供电电源的总电流。

3) 典型电路操作期间, 总电流小于 30mA。

表 2-3 推荐值

| 标志 | 参数 | 条件 | 最小值 | 典型值 | 最大值 | 单位 |
|------|--------|---------------------------------|-----|-----|-----|----|
| AVDD | 模拟供电电压 | AVDD = VDD (PVDD) = VDD (TVDD); | 2.3 | 3.3 | 4.0 | V |

| | | | | | | |
|------------|-----------|-----------|-----|-----|------|----|
| VDD (PVDD) | PVDD 供电电压 | VSS = 0 V | 2.3 | 3.3 | 4.0 | V |
| VDD (TVDD) | TVDD 供电电压 | | 2.3 | 3.3 | 4.0 | V |
| | 存储温度 | QFN16 | -55 | - | +125 | °C |
| | 工作温度 | QFN16 | -40 | - | +85 | °C |

注：如果外加条件超过“极限额定参数”的额定值，将会对芯片造成永久性的破坏。

表 2-4 芯片版本信息

| 芯片型号 | 描述 |
|-------|----|
| Ci522 | - |

3 典型应用图




图 3-1 典型应用图-1




图 3-2 典型应用图-2

注：使用纽扣电池工作时，电源部分推荐加 100 uF 大电容；




图 3-3 典型应用原理图(QFN-16 封装)




图 3-4 典型应用原理图(ESOP-16 封装)




图 3-5 典型应用原理图(QFN-20 封装)

4 封装尺寸

4.1 QFN16 封装





图 4-1 芯片封装 (QFN16)

表 4-1 封装尺寸

| 标注 \ 尺寸 | 最小 | 最大 | 标注 \ 尺寸 | 最小 | 最大 |
|---------|----------|------|---------|----------|----|
| A | 3.0±0.1 | | D1 | 1.70TYP | |
| B | 3.0±0.1 | | D2 | 1.70TYP | |
| C | 0.70 | 0.80 | E | 0.250TYP | |
| C1 | 0~0.050 | | E1 | 0.500TYP | |
| C2 | 0.203TYP | | F | 0.400TYP | |

单位：mm

4.2 ESOP16 封装



Dimensions


| Unit | BL | BW | FT | TL | LP | LW | A | A1 | A2 | A3 | LL | FL | θ | Z |
|------|-------------------------|------------------------|---------------------------|------------------------|---------------------------|---------------------------|--------------|--------------|--------------|--------------|-------------|--------------|--------|--------|
| mm | 10.00 (9.90) 9.80 | 4.00 (3.90) 3.80 | 0.211 (0.203) 0.195 | 6.10 (6.00) 5.90 | 1.295 (1.270) 1.245 | 0.425 (0.400) 0.375 | 1.75 1.60 | 0.25 0.05 | 1.55 1.35 | 0.623 BSC | 1.05 BSC | 0.80 0.50 | 8 0 | (0.50) |

Notes:

1. All Dimensions are in Millimeters.
2. Dimensions Do Not include Burrs, Mold Flash, and Tie-bar Extrusions.
3. Dimensions(LW) Do Not include Plating Thickness.
4. JEDEC References : MS-012
5. Mold Flash should Not be over 0.200mm per each side on the Exposed Pad.

图 4-2 芯片封装 (ESOP16)

4.2 QFN20 封装



Dimensions

| Unit | D | E | D2 | E2 | A | A1 | A3 | B | e | K | L | y | Z |
|------|--------------------------|--------------------------|-----------------------|-----------------------|------------------------|------------------------|--------------|------------------------|-------------|---|------------------------|-------------|--------------|
| mm | 3.025 (3.00) 2.975 | 3.025 (3.00) 2.975 | 1.65 (1.6) 1.55 | 1.65 (1.6) 1.55 | 0.80 (0.75) 0.70 | 0.05 (0.02) 0.00 | 0.203 REF | 0.30 (0.25) 0.20 | 0.40 BSC | - | 0.33 (0.28) 0.23 | 0.40 REF | 0.655 REF |

Notes

- All Dimensions are in Millimeters.
- Dimensions Do Not include Burrs, Mold Flash, and Tie-bar Extrusions.





图 4-3 芯片封装 (QFN20)

5 版本信息

| 版本 | 修改日期 | 修改内容 |
|------|------------|--------------------------------|
| V1.0 | 2020/06/30 | 初稿 |
| V1.3 | 2021/12/03 | 修改联系方式 |
| V1.4 | 2022/10/24 | 修改订单信息 |
| V1.5 | 2022/11/08 | 增加 QFN16 原理图，增加 ESOP16 原理图和封装图 |
| V1.6 | 2022/12/23 | 更新 ESOP16 封装引脚图 |
| V1.7 | 2023/02/06 | 更新最大工作电压和温度参数 |
| V1.8 | 2023/03/22 | 增加 QFN20 引脚与封装图 |
| V1.9 | 2023/04/14 | 增加 QFN20 典型应用原理图 |
| V2.0 | 2023/05/30 | 增加 QFN16 和 QFN20 顶部封装图 |
| V2.1 | 2023/11/15 | 部分格式优化 |

6 订单信息

封装标志



Ci522:芯片代码

A: 封装日期年代码，5 代表 2020 年

BB:加工发出周记，例如 42 代表是 A 年的第 42 周发出加工

C:封装工厂代码，为 A、HT、NJ 或 WA，也简写为 A、H、N 或 W

D:测试工厂代码，为 A、Z、或 H

EE:生产批次代码

表 6-1 订单信息表

| 订单代码 | 封装 | 包装 | 最小单位 |
|--------------|-----------------------|---------------|------|
| Ci522-Sample | | Box/Tube | 5 |
| Ci522 | 3×3mm 16-pin QFN | Tape and reel | 5K |
| Ci522 | 9.9×6.0mm 16-pin ESOP | Tape and reel | 4K |
| Ci522 | 3×3mm 20-pin QFN | Tape and reel | 5K |

7 技术支持与联系方式

南京中科微电子有限公司 技术支持中心

电话：025-68517780

地址：南京市玄武区徐庄软件园研发三区 B 栋 201 室

网址：<http://www.csm-ic.com>

市场销售

手机：13645157034, 13645157035

邮箱：sales@csmic.ac.cn

技术支持

手机：13645157034

邮箱：supports@csmic.ac.cn